Bültmann & Gerriets
Customizable Embedded Processors
Design Technologies and Applications Volume .
von Paolo Ienne, Rainer Leupers
Verlag: Elsevier Science
Reihe: Systems on Silicon
Gebundene Ausgabe
ISBN: 978-0-12-369526-0
Erschienen am 01.07.2006
Sprache: Englisch
Format: 242 mm [H] x 197 mm [B] x 34 mm [T]
Gewicht: 1050 Gramm
Umfang: 528 Seiten

Preis: 82,50 €
keine Versandkosten (Inland)


Jetzt bestellen und voraussichtlich ab dem 19. November in der Buchhandlung abholen.

Der Versand innerhalb der Stadt erfolgt in Regel am gleichen Tag.
Der Versand nach außerhalb dauert mit Post/DHL meistens 1-2 Tage.

82,50 €
merken
zum E-Book (PDF) 57,95 €
klimaneutral
Der Verlag produziert nach eigener Angabe noch nicht klimaneutral bzw. kompensiert die CO2-Emissionen aus der Produktion nicht. Daher übernehmen wir diese Kompensation durch finanzielle Förderung entsprechender Projekte. Mehr Details finden Sie in unserer Klimabilanz.
Klappentext
Inhaltsverzeichnis

This new reference provides a comprehensive overview of the state-of-the-art in customizable embedded processor design, tools and applications. This book is unique in providing an unbiased presentation and assessment of all the major design approaches to designing customizable embedded processors, making it the key reference in the field. The industrial practitioner will gain an understanding of the technology and the practical use of the tools, together with an insight into developing customizable embedded processors through case studies. The up-to-date coverage of the latest research in the field makes this book an invaluable reference for researchers in the field.



Introduction
Business Opportunities: The Case of Wireless Applications
Logistic Challenges: Lofty Ambitions and Stark Realities of Customizing Processors
Architectural Description Languages
Retargetable Toolsets
Processor Configuration
Automatic Instruction-Set Extensions
Challenges to Automatic Customization
Toolset Support for Instruction-Set Extensions
Coprocessor Generation from Executable Code
Datapath Synthesis
Instruction Matching and Modelling
Processor Verification
Sub-RISC Processors
An ASIP for UMTS-FDD Cell Search
Hardware/software Trade-offs for Advanced 3G Channel Decoding
FPGA-Based Processor Implementation
Designing a H.264 Encoder with Real-World Tradeoffs


andere Formate
weitere Titel der Reihe