Oggi i latches e i flip-flop sono ampiamente utilizzati per la memorizzazione dei dati. Questo libro si concentra sulla revisione, lo studio e la progettazione di circuiti tolleranti ai guasti per ridurre i guasti a livello di circuito e proteggere un circuito dai guasti. In questo libro vengono discussi otto nuovi latch a bassa potenza con tolleranza ai guasti e quattro flip-flop privi di glitch. Le configurazioni dei latch sono progettate con struttura 1P-2N e 2P-1N o con struttura 1P-2N, 2P-1N e C-element. Se un errore transitorio colpisce una delle strutture, viene corretto dall'altra struttura. I flip flop dual edge triggered privi di glitch sono progetti nuovi e unici. Finora, i progetti DET-FF esistenti sono stati realizzati utilizzando un circuito a elementi C o una struttura 1P-2N o una struttura 2P-1N, ma i progetti innovativi proposti sono stati progettati utilizzando una combinazione di circuito a elementi C e struttura 2P-1N o circuito a elementi C e struttura 1P-2N. I nuovi DET-FF senza glitch forniscono un'uscita totalmente priva di glitch e possono aumentare l'efficienza del sistema. La novità potenziale di questo lavoro è che i nuovi progetti presentati possono ridurre il consumo di energia del 50% e contribuire al risparmio energetico totale del sistema.

Dr. Sumitra Singar hat 2018 an der Mody University of Science and Technology, Lakshmangarh, Sikar, Rajasthan, Indien, promoviert. Sie hat ihren M.Tech. in VLSI Design im Jahr 2013 abgeschlossen. Sie hat 2010 ihren B.Tech. an der Technischen Universität von Rajasthan, Rajasthan, Indien, gemacht.