Sproektirowat' dinamicheskuü pamqt' sinhronnogo proizwol'nogo dostupa (SDRAM) razmerom 8 MB x 16 x 4-BAnk (512 MB) s ispol'zowaniem qzyka opisaniq apparatury Verilog, kotoryj mozhet byt' ispol'zowan w lübom prilozhenii, osnowannom na pamqti. Segodnq komp'ütery, a takzhe drugie älektronnye sistemy, kotorym trebuetsq bol'shoj ob#em pamqti, ispol'zuüt DRAM dlq osnownoj pamqti. Blagodarq unikal'noj strukture tranzistornyh qcheek DRAM, chrezwychajno plotnye seti pamqti mogut byt' postroeny w odnom ustrojstwe, zanimaüschem otnositel'no nebol'shuü ploschad'. Obychnaq DRAM uprawlqetsq asinhronno, chto trebuet ot razrabotchika sistemy wruchnuü wwodit' sostoqniq ozhidaniq dlq sootwetstwiq specifikaciqm ustrojstwa. Vremq sinhronizacii zawisit ot skorosti DRAM i ne zawisit ot skorosti sistemnoj shiny. Imenno äti ogranicheniq sinhronizacii priweli k razrabotke SDRAM. SDRAM - äto w osnownom bystraq DRAM s wysokoskorostnym sinhronnym interfejsom. Signaly wwoda/wywoda i kontrollera sinhroniziruütsq s wneshnim taktowym generatorom, chto otkrywaet pered razrabotchikom nowye wozmozhnosti. Uproschennye interfejsnye shemy i wysokaq propusknaq sposobnost' dannyh mogut byt' polucheny pri ispol'zowanii SDRAM po srawneniü s obychnoj DRAM.

Abhishek Kumar i Ritesh Singh, docenty, kafedra älektrotehniki, Uniwersitet Manipal Dzhajpur, Dzhajpur, Indiq. Oblast' ih issledowanij wklüchaet proektirowanie, modelirowanie i simulqciü degital'nyh sistem, dinamiku i ustojchiwost' poleta, BPLA, nelinejnye sistemy uprawleniq, proektirowanie na osnowe modelej, giperzwukowye apparaty, awtonomnye sistemy.